男人的天堂久久,免费黄网站在线观看,99福利在线观看,欧美性受xxxx喷水大胸 女人被暴躁C到高潮,高清国产精品一区二区三区日本,午夜啪啪片,欧美一区二区三区免费在线观看

新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > CMOS電路中ESD保護(hù)結(jié)構(gòu)的設(shè)計(jì)原理與要求

CMOS電路中ESD保護(hù)結(jié)構(gòu)的設(shè)計(jì)原理與要求

作者: 時(shí)間:2016-09-12 來(lái)源:網(wǎng)絡(luò) 收藏

4 結(jié)束語(yǔ)

設(shè)計(jì)隨著CMOS工藝水平的提高而越來(lái)越困難,已經(jīng)不單是輸入腳或輸出腳的設(shè)計(jì)問(wèn)題,而是全芯片的靜電防護(hù)問(wèn)題。

芯片里每一個(gè)I/O電路中都需要建立相應(yīng)的ESD保護(hù)電路,此外還要從整個(gè)芯片全盤考慮,采用整片(whole-chip)防護(hù)結(jié)構(gòu)是一個(gè)好的選擇,也能節(jié)省I/OPAD上ESD元件的面積。


上一頁(yè) 1 2 下一頁(yè)

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉