男人的天堂久久,免费黄网站在线观看,99福利在线观看,欧美性受xxxx喷水大胸 女人被暴躁C到高潮,高清国产精品一区二区三区日本,午夜啪啪片,欧美一区二区三区免费在线观看

新聞中心

EEPW首頁 > 模擬技術 > 設計應用 > 32階FIR濾波器的FPGA實現(xiàn)

32階FIR濾波器的FPGA實現(xiàn)

作者: 時間:2009-12-22 來源:網(wǎng)絡 收藏

采用上面介紹的凱澤窗,利用Matlab編程計算得到32階低通參數(shù)如下:

本文引用地址:http://www.sanyacts.com.cn/article/188447.htm


32階低通幅頻特性圖如圖1所示。

上述求得的系數(shù)是浮點型的,而在設計中使用的數(shù)據(jù)是定點型的,所以在設計之前要將系數(shù)轉化為定點型,即系數(shù)的量化。在本文中采用數(shù)字信號處理(DSP)技術中的Q值法對系數(shù)進行量化。為了兼顧精度和所占用的資源,本文的系數(shù)用12位二進制來量化,得到的整數(shù)系數(shù)結果如下:



關鍵詞: FPGA FIR 濾波器

評論


相關推薦

技術專區(qū)

關閉